Різноманітний попит і обсяг виробництва передової упаковки на різних ринках призводять до збільшення її обсягу з 38 мільярдів доларів до 79 мільярдів доларів до 2030 року. Це зростання підживлюється різними вимогами та викликами, проте воно зберігає постійну тенденцію до зростання. Така універсальність дозволяє передовій упаковці підтримувати постійні інновації та адаптацію, задовольняючи конкретні потреби різних ринків щодо обсягу виробництва, технічних вимог та середніх цін продажу.
Однак, така гнучкість також створює ризики для індустрії передової упаковки, коли певні ринки стикаються зі спадами або коливаннями. У 2024 році передова упаковка виграє від швидкого зростання ринку центрів обробки даних, тоді як відновлення масових ринків, таких як мобільні пристрої, відбувається відносно повільно.
Ланцюг поставок передової упаковки є одним із найдинамічніших підсекторів у світовому ланцюжку поставок напівпровідників. Це пояснюється залученням різних бізнес-моделей, що виходять за рамки традиційного OSAT (аутсорсингове складання та тестування напівпровідників), стратегічним геополітичним значенням галузі та її критичною роллю у високопродуктивних продуктах.
Кожен рік приносить свої обмеження, які змінюють ландшафт ланцюга поставок передової упаковки. У 2024 році на цю трансформацію впливають кілька ключових факторів: обмеження потужностей, проблеми з врожайністю, нові матеріали та обладнання, вимоги до капітальних витрат, геополітичні правила та ініціативи, вибуховий попит на певних ринках, зміни стандартів, нові учасники та коливання цін на сировину.
Виникло безліч нових альянсів для спільного та швидкого вирішення проблем ланцюга поставок. Ключові передові технології упаковки ліцензуються іншим учасникам для підтримки плавного переходу до нових бізнес-моделей та подолання обмежень потужностей. Стандартизація мікросхем дедалі більше наголошується на просуванні ширшого застосування мікросхем, дослідженні нових ринків та полегшенні індивідуального інвестиційного навантаження. У 2024 році нові країни, компанії, об'єкти та пілотні лінії починають переходити на передову упаковку — тенденція, яка збережеться і в 2025 році.
Удосконалена упаковка ще не досягла технологічного насичення. Між 2024 і 2025 роками вдосконалена упаковка досягає рекордних проривів, а портфоліо технологій розширюється, включаючи нові надійні версії існуючих технологій та платформ AP, таких як EMIB та Foveros останнього покоління від Intel. Упаковка систем CPO (Chip-on-Package Optical Devices) також привертає увагу галузі, оскільки розробляються нові технології для залучення клієнтів та розширення виробництва.
Підкладки для передових інтегральних схем представляють ще одну тісно пов'язану галузь, що має спільні дорожні карти, принципи спільного проектування та вимоги до інструментів із передовим корпусуванням.
Окрім цих основних технологій, кілька технологій «невидимого двигуна» стимулюють диверсифікацію та інновації в галузі передової упаковки: рішення для подачі живлення, технології вбудовування, управління температурою, нові матеріали (такі як скло та органічні речовини наступного покоління), передові з’єднання та нові формати обладнання/інструментів. Від мобільної та побутової електроніки до штучного інтелекту та центрів обробки даних, передова упаковка адаптує свої технології до потреб кожного ринку, дозволяючи продуктам наступного покоління також задовольняти потреби ринку.
Прогнозується, що ринок високоякісної упаковки досягне 8 мільярдів доларів у 2024 році, а до 2030 року очікується перевищити 28 мільярдів доларів, що відображає сукупний річний темп зростання (CAGR) у 23% з 2024 по 2030 рік. Що стосується кінцевих ринків, найбільшим ринком високопродуктивної упаковки є «телекомунікації та інфраструктура», який генерував понад 67% доходу у 2024 році. За ним слідує «ринок мобільних пристроїв та споживчих товарів», який є найшвидше зростаючим ринком зі сукупним річним темпом зростання 50%.
Що стосується одиниць упаковки, очікується, що середньорічний темп зростання високоякісної упаковки становитиме 33% з 2024 по 2030 рік, збільшившись приблизно з 1 мільярда одиниць у 2024 році до понад 5 мільярдів одиниць до 2030 року. Це значне зростання зумовлене здоровим попитом на високоякісну упаковку, а середня ціна продажу значно вища порівняно з менш досконалою упаковкою, що зумовлено зміщенням вартості від фронтенду до бекенду через платформи 2.5D та 3D.
3D-стекована пам'ять (HBM, 3DS, 3D NAND та CBA DRAM) є найбільш значним фактором, який, як очікується, до 2029 року становитиме понад 70% ринку. Найшвидше зростаючі платформи включають CBA DRAM, 3D SoC, активні кремнієві інтерпозери, 3D NAND стеки та вбудовані кремнієві мости.
Бар'єри входу до ланцюга поставок високоякісної упаковки стають дедалі вищими, оскільки великі заводи з виробництва пластин та IDM руйнують сферу передової упаковки своїми можливостями фронтенд-упаковки. Впровадження технології гібридного склеювання ускладнює ситуацію для постачальників OSAT, оскільки лише ті, хто має можливості виробництва пластин та достатні ресурси, можуть витримувати значні втрати продуктивності та значні інвестиції.
До 2024 року виробники пам'яті, представлені Yangtze Memory Technologies, Samsung, SK Hynix та Micron, домінуватимуть, займаючи 54% ринку високоякісних корпусів, оскільки 3D-стекована пам'ять перевершує інші платформи за показниками доходу, обсягу виробництва та виходу пластин. Фактично, обсяг закупівель корпусів пам'яті значно перевищує обсяг закупівель корпусів логіки. TSMC лідирує з часткою ринку 35%, за нею йде Yangtze Memory Technologies з 20% всього ринку. Очікується, що нові учасники, такі як Kioxia, Micron, SK Hynix та Samsung, швидко проникнуть на ринок 3D NAND, захопивши свою частку. Samsung посідає третє місце з часткою 16%, за нею йдуть SK Hynix (13%) та Micron (5%). Оскільки 3D-стекована пам'ять продовжує розвиватися та випускаються нові продукти, очікується, що ринкові частки цих виробників будуть значно зростати. Intel слідує за нею з часткою 6%.
Провідні виробники OSAT, такі як Advanced Semiconductor Manufacturing (ASE), Siliconware Precision Industries (SPIL), JCET, Amkor та TF, продовжують активно займатися остаточним пакуванням та тестуванням. Вони намагаються захопити частку ринку за допомогою високоякісних рішень для пакування на основі надвисокоякісного розгалуження (UHD FO) та проміжних прес-форм. Ще одним ключовим аспектом є їхня співпраця з провідними ливарними заводами та виробниками інтегрованих пристроїв (IDM) для забезпечення участі в цій діяльності.
Сьогодні реалізація високоякісної упаковки все більше спирається на технології фронтального монтажу (FE), а гібридне склеювання стає новою тенденцією. BESI, завдяки співпраці з AMAT, відіграє ключову роль у цій новій тенденції, постачаючи обладнання таким гігантам, як TSMC, Intel та Samsung, які борються за домінування на ринку. Інші постачальники обладнання, такі як ASMPT, EVG, SET та Suiss MicroTech, а також Shibaura та TEL, також є важливими компонентами ланцюга поставок.
Основною технологічною тенденцією на всіх високопродуктивних платформах корпусування, незалежно від типу, є зменшення кроку міжз'єднань — тенденція, пов'язана з наскрізними кремнієвими переходними отворами (TSV), TMV, мікровиступами та навіть гібридним з'єднанням, останнє з яких стало найрадикальнішим рішенням. Крім того, очікується, що діаметри переходних отворів та товщина пластин також зменшаться.
Цей технологічний прогрес має вирішальне значення для інтеграції складніших мікросхем та чипсетів для підтримки швидшої обробки та передачі даних, забезпечуючи при цьому менше енергоспоживання та втрати, що зрештою забезпечить вищу щільність інтеграції та пропускну здатність для майбутніх поколінь продуктів.
Гібридне склеювання 3D SoC, здається, є ключовим технологічним стовпом для вдосконаленого корпусування наступного покоління, оскільки воно дозволяє зменшити крок між з'єднаннями, одночасно збільшуючи загальну площу поверхні SoC. Це відкриває такі можливості, як укладання чіпсетів у розділений кристал SoC, що дозволяє створювати гетерогенну інтегровану упаковку. TSMC, завдяки своїй технології 3D Fabric, стала лідером у сфері 3D-корпусу SoIC з використанням гібридного склеювання. Крім того, очікується, що інтеграція чіпів з пластинами розпочнеться з невеликої кількості 16-шарових стеків DRAM HBM4E.
Інтеграція чіпсетів та гетерогенна інтеграція – ще одна ключова тенденція, що стимулює впровадження HEP-корпусу, і продукти, доступні на ринку, використовують цей підхід. Наприклад, Sapphire Rapids від Intel використовує EMIB, Ponte Vecchio – Co-EMIB, а Meteor Lake – Foveros. AMD – ще один великий постачальник, який застосував цей технологічний підхід у своїх продуктах, таких як процесори Ryzen та EPYC третього покоління, а також 3D-архітектура чіпсета в MI300.
Очікується, що Nvidia також застосує цей дизайн чіпсета у своїй серії Blackwell наступного покоління. Як вже оголосили такі великі постачальники, як Intel, AMD та Nvidia, наступного року очікується поява більшої кількості корпусів із розділеними або реплікованими кристалами. Крім того, очікується, що цей підхід буде застосовано у високопродуктивних системах керування керованими системами (ADAS) у найближчі роки.
Загальна тенденція полягає в інтеграції більшої кількості 2.5D та 3D платформ в один корпус, який деякі представники галузі вже називають 3.5D-корпусом. Тому ми очікуємо появи корпусів, які інтегрують 3D-чіпи SoC, 2.5D-інтерпозери, вбудовані кремнієві мости та оптику в спільно упакованих корпусах. Нові 2.5D та 3D-платформи корпусування вже не за горами, що ще більше ускладнить корпусування високоенергетичних електронів (HEP).
Час публікації: 11 серпня 2025 р.